1. 低本底PCB是什么？为何重要？
“低本底”在科研语境中多指：降低来自材料本身的放射性（U / Th / K / Co 等链系杂质）或由杂质、离子残留、表面污染引入的寄生噪声与背景计数。
在罕见事件探测（如暗物质、0νββ、低能中微子）、超低信号量测、放射性本底标定、空间/地下实验、超导量子或高灵敏度探测器读出系统中，电子学支撑结构（包括PCB）自身若携带可测放射性，将直接抬高系统背景，降低灵敏度或延长积分时间。
因此，低本底PCB不是“普通电路板板换个材料”这么简单，而是：
材料选择 → 设计策略 → 工艺控制 → 清洁与检测 → 供应链追溯 → 数据化验证 的闭环工程。
2. 项目背景与合作价值！
本项目来源于国内某一TOP10高校前沿基础科学研究平台，课题对电子学机械支撑、信号调理、功耗分布与材料放射性控制提出并行要求。我们围绕“低本底+可制造性”的三目标，构建了一套适配的工艺路径与质量验证体系。
3.设计：在电气性能与本底之间取得平衡
- 叠层策略
- 控制总铜质量：对低速/低电流区域减薄铜层或开“减铜窗”，减少总体放射性载体体积。
- 功率与模拟区隔离：布局上缩短敏感模拟前端走线长度，降低对大面积接地铜的依赖。
- 屏蔽最小化：针对必需屏蔽结构采用可拆卸外部屏蔽壳体，避免永久附着增加板本底。
- 过孔与金属化控制
- 优化过孔密度：少打过孔导致镀铜总体增量。
- 关键区域用微盲孔时，评估激光加工残留与随后的化学处理引入的杂质风险。
- 区域功能分区
- 高灵敏读出区与时钟/电源隔离，减少后端电源、PLL引入的电磁与热噪声，从系统层面降低“有效背景”。
- 可制造性与迭代
- 提前与工厂协同叠层可行窗口：低本底与产线兼容，避免后期反复打样延长科研周期。
4.板材：
为什么不能用FR4：FR4 常含溴系阻燃剂、玻纤、填料、固化促进剂，这些组件都可能含 U/Th/K/重金属痕量。
我们的方法：特种低放射性聚酰亚胺/改性环氧做PCB基材。
5.胶水：
胶黏体系来源：树脂、固化剂、促进剂、填料中的 K、Ba、Sr、Pb 及 U/Th 微量是关注重点。
选型原则：低灰分、无卤、低金属离子萃取值。
6.铜箔：
解决高纯度铜箔即可。
杂质风险：普通电解铜可能内含 Co、Ni、Fe 痕量；后处理（清洗/防氧化）引入 Cl、Na。
高纯阴极铜（≥99.99%），可以要求提供供应链 U/Th/K 背景与杂质元素光谱。
7.焊接：
无铅焊接工艺，免清洗焊接。
8.清洁：
多级超纯水清洗；最后采用氮气吹干。